# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-220016

(43)Date of publication of application: 11.08.1992

(51)Int.CI.

HO3M 1/38 HO3M 1/08

HO3M 1/14

(21)Application number: 02-404567

(71)Applicant: FUJITSU LTD

FUJITSU VLSI LTD

(22)Date of filing:

20.12.1990


(72)Inventor: INUKAI KEIZO

## (54) SUCCESSIVE APPROXIMATION A/D CONVERTER

### (57)Abstract:

PURPOSE: To improve the high processing speed and noise resistance of A/D conversion.

CONSTITUTION: Voltage followers 32, 34 are respectively interposed between an analog switch 3 controlling an input analog signal and a switch circuit section 6 operated for sampling and conversion and between an analog switch 13 controlling the supply of the analog output of a D/A converter section 10 and a switch 71 of a switch circuit.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平4-220016

(43)公開日 平成4年(1992)8月11日

(51) Int,Cl. <sup>5</sup>		識別記号	庁内整理番号	ΡI	技術表示箇所
H03M	1/38		9065-5 J		•
	1/08	Α	9065-5 J		
	1/14	В	9065-5 J		

### 審査請求 未請求 請求項の数1(全 5 頁)

特願平2-404567	(71)出願人	000005223
		富士通株式会社
平成2年(1990)12月20日		神奈川県川崎市中原区上小田中1015番地
	(71) 出願人	000237617
		富士通ヴイエルエスアイ株式会社
		愛知県春日井市高蔵寺町2丁目1844番2
	(72)発明者	犬飼 慶三
		愛知県春日井市高蔵寺町二丁目1844番2
		富士通ヴイエルエスアイ株式会社内
	(74)代理人	弁理士 井桁 貞一
		平成 2 年 (1990) 12月20日 (71) 出願人 (72) 発明者


### (54) 【発明の名称】 逐次比較型ADコンパータ

(57)【要約】

(修正有)

【目的】AD変換の高速化と、耐ノイズ性の向上化とを 図る。

【構成】入力アナログ信号を制御するアナログ・スイッチ3とサンプリング動作及び変換動作に使用するスイッチ回路部6との間及びDAコンパータ部10のアナログ出力の供給を制御するアナログ・スイッチ13とスイッチ回路のスイッチ $7_1$ との間にそれぞれポルテージフォロア32及び34を介在させる。



#### 【特許簡求の節用】

【請求項1】デジタル信号に変換すべきアナログ信号の 入力を制御するためのアナログ・スイッチ(3)と、ア ナログ信号のサンプリングに使用するスイッチ回路部 (6) と、2進の重み付けがなされた複数の容量からな る容量アレイ部(8)と、出力信号であるデジタル信号 を形成するためのコンパレータ部(15)とを備えてな る逐次比較型ADコンパータにおいて、前記アナログ・ スイッチ(3)と前記スイッチ回路部(6)との間に、 利得が1で、高入力インピーダンス、低出力インピーダ ンスの増幅器(27)を介在させたことを特徴とする逐 次比較型ADコンパータ。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、AD(アナログ・デジ タル)コンパータ中、いわゆる逐次比較型ADコンパー 夕に関する。

[0002]

【従来の技術】従来、逐次比較型ADコンパータとし て、図5にその要部を示すようなものが提案されてい 20 る。この逐次比較型ADコンパータは、R-C併用型の 例であって、10ピットのデジタル出力を得るように構 成されたものである。図中、1はデジタル信号に変換す べきアナログ信号が入力されるアナログ信号入力端子、 2、3はアナログ信号入力端子1に入力されるアナログ 信号の内部への通過を制御するアナログ・スイッチ、S Lはアナログ・スイッチ2のON、OFFを制御する信 号、4は信号SLを反転させるためのインパータ、AS はアナログ・スイッチ3のON、OFFを制御する信 号、5は信号ASを反転させるためのインパータであ る。なお、アナログ・スイッチ2はチャンネル選択用に 使用されるアナログ・スイッチである。

【0003】また、6はサンプリング動作及び変換動作 に使用するスイッチ回路部であり、このスイッチ回路部 6は、スイッチブァ~7」を設けて構成されている。ま た、AVRはアナログ信号に対する基準電圧、AVSS はアナログ信号専用のグランド、8は上位6ピットの算 出に使用する容量アレイ部であり、容量アレイ部8は2 進の重み付けがなされて形成された容量9x(32C) ~9」(1C) によって構成されている。

【0004】また、10は下位4ピットの算出に使用す る抵抗分圧型のDAコンパータ部であり、このDAコン パータ部10は、抵抗1115~116と、スイッチ12 15~120とで構成されている。また、13はDAコン バータ部10のアナログ出力の容量91への供給を制御 するアナログ・スイッチ、CMPXはアナログ・スイッ チ13のON、OFFを制御する信号、14は信号CM PXを反転させるためのインパータである。

【0005】また、15は出力信号であるデジタル信号

15は、nMOSトランジスタ16、17と、コンパレ ータをなすインパータ18、19と、段間容量20と、 nMOSトランジスタ16の補償用に使用するnMOS トランジスタ21と、nMOSトランジスタ17の補償 用に使用するnMOSトランジスタ22と、非AD変換 時、容量91~91の電荷を抜くためのnMOSトランジ スタ23と、同じく非AD変換時、段間容量20の電荷 を抜くためのnMOSトランジスタ24とを設けて構成 されている。

2

【0006】また、SPLはサンプリング信号、25は サンプリング信号SPLを反転させるためのインバー タ、ADMVは電荷を抜くためのnMOSトランジスタ 23、24のON、OFFを制御する信号、26はデジ タル信号が出力されるデジタル信号入力端子である。な お、この図5では、制御回路及びこの制御回路からの信 号によってスイッチ7½~7½、12½~120のON、 OFFを制御する逐次比較レジスタ(SAR)は、その 図示を省略している。

【0007】 ここに、図6は、かかる従来例のR-C併 用逐次比較型ADコンパータの動作を示すタイムチャー トである。この例では、まず、信号ADMVがローレベ ル "L"になり、容量  $9_7 \sim 9_1$  の電荷を抜くためのnMOSトランジスタ23及び段間容量20の電荷を抜くた めのnMOSトランジスタ24が共にOFFにされて、 AD変換の1サイクルが開始される。

【0008】すると、信号SL、ASがハイレベル "H" になり、アナログ・スイッチ2、3がONにされ て、アナログ信号の入力が許可され、続いて、サンプリ ング信号SPLがハイレベル"H"になり、サンプリン 30 グが開始される。その後、所定の時間が経過すると、サ ンプリング信号SLがローレベル "L" になり、サンプ リングが終了する。

【0009】すると、信号SL、ASがローレベル "L" になり、アナログ・スイッチ2、3がOFFとさ れて、アナログ信号の入力が禁止される。続いて、信号 CMPXがローレベル "L" になり、アナログ・スイッ チ13がONとされて、AD変換動作が開始する。その 後、所定の時間が経過すると、信号CMPXがハイレベ ル "H" になり、アナログ・スイッチ13がOFFにさ れて、AD変換動作が終了され、続いて、信号ADMV がハイレベル"H"になり、nMOSトランジスタ2 3、24がONにされて、容量91~91及び段間容量2 0の電荷が抜かれ、このようにしてAD変換の1サイク ルが終了する。

[0 0 1 0]

【発明が解決しようとする課題】かかる従来のR-C併 用逐次比較型ADコンパータにおいては、上位6ビット の算出を容量91~91によって行っているが、これら容 母97~91は2進の重み付けをもって構成されているの を形成するコンパレータ部であり、このコンパレータ部 50 で、これら容量 $9_7 \sim 9_1$ の合成容量値は非常に大きくな

10

3

ってしまう。このため、アナログ入力をサンプリングする場合の時間、即ち、アナログ入力で容量 9½~91を充電する場合の時間が非常に長くなり、これがAD変換の高速化を妨げていた。

【0011】かかる問題点を解決する一方法として、アナログ・スイッチ2、3のサイズを大きくして、そのオン抵抗を小さくし、アナログ・スイッチ2、3と容量9元~9元からなる回路の時定数を小さくすることが考えられる。しかしながら、アナログ・スイッチ2、3のサイズを大きくすると、耐ノイズ性が低下してしまうという問題点があった。

【0012】本発明は、かかる点に鑑み、AD変換の高速化と、耐ノイズ性の向上化とを図ることができるようにした逐次比較型ADコンパータを提供することを目的とする。

#### [0013]

【課題を解決するための手段】図1は、本発明による逐次比較型ADコンパータの原理説明図であり、本発明による逐次比較型ADコンパータは、デジタル信号に変換すべきアナログ信号の入力を制御するためのアナログ・スイッチ3と、アナログ信号のサンプリングに使用されるスイッチ回路部6と、2進の重み付けがなされた複数の容量からなる容量アレイ部8と、出力信号であるデジタル信号を形成するためのコンパレータ部15とを有してなる逐次比較型ADコンパータを構成する場合、アナログ・スイッチ3とスイッチ回路部6との間に、利得が1で、高入カインピーダンス、低出カインピーダンスの増幅器27を介在させるというものである。

【0014】なお、29は制御回路、30は制御回路2 9からの信号によってスイッチ回路部6の動作を制御す 30 る逐次比較レジスタである。

#### [0015]

【作用】本発明においては、サンブリング時、容量アレイ部8を構成する容量を充電する時間は、増幅器27の出力インピーダンスに依存することになるが、この増幅器27は、その出力インピーダンスを低インピーダンスとされているので、容量アレイ部8を構成する容量を充電する時間を短くすることができる。

#### [0016]

【実施例】以下、まず、図2及び図3を参照して、本発 40 明の一実施例について、本発明をR-C併用逐次比較型 ADコンパータに適用した場合を例にして説明する。なお、図2において、図5に対応する部分には同一符号を付し、その重複説明は省略する。

【0017】図2は、本発明の一実施例の要部を示す回路図であり、本実施例のR-C併用逐次比較型ADコンパータは、アナログ・スイッチ3とスイッチ回路部6との間にオペアンプ31からなるポルテージフォロア(電圧フォロア)32を介在させると共に、アナログ・スイッチ1、3とスイッチ7、との間にオペアンプ33からケッチ1、3とスイッチ7、との間にオペアンプ33からか

るポルテージフォロア34を介在させ、その他については、図5に示す従来例と同様に構成したものである。なお、オペアンプ31、33は、例えば、図3に示すように構成することができる。

【0018】かかる本実施例においては、アナログ・スイッチ3とスイッチ回路部6との間にポルテージフォロア32を介在させているので、サンプリング時、容量アレイ部8を構成する容量91~91を充電する時間は、このポルテージフォロア32の出力インピーダンスに依存することになるが、ポルテージフォロアは、その出力インピーダンスを低インピーダンスとするものであるから、アナログ信号入力端子1に入力されるアナログ信号による容量91~91の充電を従来に比較して短い時間で行うことができる。

【0019】また、本実施例においては、アナログ・スイッチ13とスイッチ71との間にポルテージフォロア34を介在させているので、DAコンバータ部10のアナログ出力で容量91を充電する時間は、このポルテージフォロア34の出力インピーダンスに依存することに20なるが、ポルテージフォロアは、前述のように、その出力インピーダンスを低インピーダンスとするものであるから、DAコンバータ部10のアナログ出力による容量91の充電を従来に比較して短い時間で行うことができる

【0020】また、本実施例においては、ボルテージフォロア32が高入カインピーダンスであることから、アナログ・スイッチ2、3のON抵抗と寄生容量からなるローパスフィルタが構成され、また、ボルテージフォロア34の前段には、ボルテージフォロア34が高入カインピーダンスであることから、アナログ・スイッチ13のON抵抗と寄生容量からなるローパスフィルタが構成される。

【0021】したがって、本実施例によれば、AD変換の高速化と、耐ノイズ性の向上化とを図ることができょ

【0022】なお、上述の実施例においては、アナログ・スイッチ3とスイッチ回路部6との間にオペアンプ31からなるポルテージフォロア32を介在させると共にアナログ・スイッチ13とスイッチ7、との間にオペアンプ33からなるポルテージフォロア34を介在させた場合につき述べたが、この代わりに、図4に示すようなソースフォロアを介在させることもできる。

【0023】また、上述の実施例においては、本発明を R-C併用逐次比較型ADコンパータに適用した場合に つき述べたが、その他、本発明は、DAコンパータ部1 0を有しない電荷比較方式のADコンパータ等にも適用 することができる。

#### [0024]

圧フォロア) 32を介在させると共に、アナログ・スイ 【発明の効果】本発明によれば、アナログ・スイッチ 3 ッチ 13 とスイッチ 1 との間にオペアンプ 33 からな 50 とスイッチ回路部 32 との間に、利得が 1 で、高入力イン

ピーダンス、低出カインピーダンスの増幅器27を介在 させるという構成を採用したので、AD変換の高速化 と、耐ノイズ性の向上化とを図ることができる。

### 【図面の簡単な説明】

- 【図1】本発明の原理説明図である。
- 【図2】本発明の一実施例の要部を示す回路図である。
- 【図3】本発明の一実施例で使用するオペアンプの一例 を示す回路図である。
- 【図4】ソースフォロアを示す回路図である。
- 【図5】従来のR-C併用逐次比較型ADコンパータの 10 29 制御回路
- 一例の要部を示す回路図である。


6 【図6】図5に示す従来のR-C併用逐次比較型ADコ ンパータの動作を示すタイムチャートである。

### 【符号の説明】

- 3 アナログスイッチ
- 6 スイッチ回路部
- 8 容量アレイ部
- 15 コンパレータ部
- 27 利得が1で、高入力インピーダンス、低出力イン ピーダンスの増幅器
- 30 逐次比較レジスタ (SAR)

[図1]


【図4】




[図3]

[図6]

本発明の一実施例で使用するオペアンプの一例



従来のR−C併用逐次比较型ADコンバータ の動作を示すタイムチャート



【図2】

従来のR-C併用逐次比较型ADコンバータの一例の要都 , 96(16C) - AVR 1215 1 91(1C) <u>1214</u> ADMV 117-<u>126</u> 1 10 

【図5】

